在传统的数字通信系统中，接收机的解调单元都是用模拟处理的方法和器件实现的。但是随着高集成度芯片技术的发展，全数字调制解调方案不仅实现与调试方便，集成度和可靠性高，且成本低，体现了现代通信系统的发展方向。
本课题着重研究高速调制解调器的全数字实现方法和基于FPGA的QAM系统设计、仿真和实现，首先简要分析了QAM系统的基本原理和系统模型以及各个模块的原理，提出了一种全数字调制解调器方案, 然后在FPGA开发环境中实现了QAM 信号的全数字化解调，并进行仿真。该全数字QAM解调器方案采用了载波相位和符号定时的联合估计环，全部工作由FPGA完成，系统的运行速度快，可以方便的添加附加功能模块。最后将设计下载到FPGA中并调试通过。
进入二十一世纪以来，通信领域展现出一幅多姿多彩的画卷。各种新业务、新型网络构造和新型设备不断出现，使人们彼此之间的信息传播更加快捷有效。自从上个世纪七、八十年代开始，随着计算机、微电子、自动控制和数字信号处理技术的发展和成熟，传统的通信设备从系统控制、信源信道编解码、硬件技术、调制解调等诸多方面都实现了从模拟到数字的过渡。器件的集成度越来越高，各种数字电路和数字芯片广泛用于通信设备当中，体积、重量和功耗都大大减小了，在功效方面有了长足的进步；全数字调制解调方案开始成为通信系统的主流。将通信设备当中绝大部分用数字电路来代替，将模拟信号经由模数（A/D）转换器实现数字化后，运用数字处理技术对信号进行处理，完成信号的发送和接收，这无疑是数字传输设备在本质上的一次飞跃。
所谓软件无线电[1]（Software Radio），就是采用数字信号处理技术，在可编程的通用硬件平台上，利用软件来定义，实现无线电台的各部分功能，包括前端接收、中频处理以及信号的基带处理等。即整个无线电台从高频、中频、基带直到控制协议部分全部由软件编程来实现。软件无线电的核心思想是基于数字信号处理芯片，将宽带模数（A/D）及数模（D/A）转换器尽可能靠近天线。但关键的步骤是之后的整个处理，需要采用通用可编程能力强的器件（如 FPGA、DSP、CPU等）代替专用的数字电路，由此带来的一系列好处，才是软件无线电的真正目的所在。
在传统的数字通信系统中，接收机的解调单元都是用模拟处理方法和器件实现的。其中，共同之处在于使用了模拟滤波器、鉴相器（乘法器）和压控振荡器（VCO）。这种传统的模拟解调单元电路体积大、形式复杂；调试周期长而且受人为因素影响大；器件内部噪声大，易受环境影响，可靠性差；这种传统的接收机和全数字收发信机相比，全数字收发信机不仅调试方便，受环境影响小，可靠性高，更能体现现代通信系统的发展方向。
随着大规模集成电路（VLSI）技术和工艺的进步，数字集成电路的复杂度和功能达到了前所未有的高度，以专用集成电路（ASIC）、数字信号处理器（DSP）和现场可编程逻辑门阵列（FPGA）为代表的集成芯片，已经在工业生产中得到了大规模的应用。在技术和工艺进步 的基础上，数字通信中解调算法的实现已不再是一件可望不可及的事情。可以说，无论是通信系统的内在要求（即算法复杂性决定接收的质量），还是外在条件（技术和工艺）都在促使通信接收的解调向数字化发展。
所谓全数字解调，就是指接收信号经过天线、模拟到数字转换后，所有解调、同步等工作都在数字器件中完成，如图1.1所示。
图1.1 全数字解调系统框图
模数转换器（ADC）界定了解调器的模拟和数字部分，解调单元的载波同步和定时同步将完全在数字部分完成，而模数转换器的位置决定了接收机的数字化程度。在全数字解调中，几乎所有的模拟解调单元和器件都可以对应地找到它的数字化形式，如数字滤波器（FIR或IIR）、全数字乘法器和数控振荡器（NCO）等。但全数字解调并不是简单的将模拟解调中的器件全部数字化，它具有以下的特点：
1) 电路修改方便，且易于调试；
2) 设计研发周期短，方便产品升级；
3) 易于集成和大规模生产，价格低廉。
本章将针对 4QAM 信号全数字化调制解调中的相关技术进行详细的研究与分析，包括调制解调原理、数控振荡器、载波相位同步技术以及位同步。
(1)码元映射器。包括串并转换、进制转换。串并转换主要是对串行输入的高速二进制数字脉冲分割成并行的数字脉冲，以降低输入到进制转换的脉冲速率，进而降低调制信号所占用的频带宽度；进制转换器是对输入的二进制数字脉冲作多进制的脉冲转换，以进一步降低输出脉冲的符号速率，同时又保持在这种符号速率上有较高的信息传输速率。
(2)差分编码器。该单元对每个符号的两个最高有效位进行差分编码，从而获得旋转不变的星座图(图2.2)。
(3)升余弦滚降滤波器。由于实际信道频带都是严格受限的，直接传输基带信号必然产生波形失真，造成码间干扰。因此传输前需要对基带信号的波形整形。为满足抽样值的无失真奈奎斯特第一准则，实现无码间干扰，在实际应用中广泛采用“升余弦滚降函数”作为传输系统的基带滤波器。基带滤波器通过升余弦滚降滤波器，使能量集中，消除码间串扰。通过基带成形滤波，减少了高频和低频成分的能量，并由于生余弦函数的冲击响应特性，使符号间干扰减少。
(4)QAM调制。QAM调制模块通过对IQ信号采样，然后分别与两路同频正交的载波相乘，最后相加。
数控振荡器[3]是数字通信中调制解调必不可少的部分，所产生的正弦和余弦信号可以用做QAM、FSK、BPSK、QPSK等多种调制方式的载波；它同时也是DDS(Direct Digital Synthesizers)的核心部分。随着数字通信的发展，传送的数据率越来越高。如何得到一个可数控的高频载波信号，是实现高速数字通信系统必须解决的问题。数字技术和大容量的可编程逻辑器件的发展，为解决这一问题带来了曙光。
数控振荡器NCO是产生一个给定频率的信号发生器，其信号的数字化波形可以在一个更高时钟频率下进行相位累加而得到。它需要满足奈奎斯特定理，即待产生的频率低于时钟频率的1/2。数字控制振荡器NCO在DDC(Digital Down Converter)中，相对来说是比较复杂的，也是决定DDC性能的最主要因素之一。NCO的目标，就是产生一个理想的正弦或余弦（下面用正弦来通称正弦或者余弦），更确切的说，是产生一个频率可变的正弦波样本。
在数字通信系统中，为了恢复发送信息，必须对解调器输出进行周期性的抽样，每个符号间隔抽样一次。因为在接收机中对发送机到接收机的传播延迟一般是未知的，为了对解调器输出同步抽样，必须从接受信号导出符号定时[2]。
发送信号的传播延迟导致载波(相位)的偏移，如果检测器是相位相干的，接收机必须估计这种载波(相位)偏移[2]。
同步结构接收机的时钟应该与输入信号的符号周期相同步。在早期的模拟解调器中，图2.5(a)所示，典型的同步方法是通过反馈环来调整本地采样时钟的相位来实现的，通常每个符号周期提取一个采样点，从中恢复信息数据。目前，随着科技的发展，出现了全数字化实现的解调器，在这种解调器中（图2.5(b)所示），采样时钟是固定的，通过对采样点进行处理来进行同步。
本项目中的同步采用的是第二种方法，接收端的频率源工作在固定的频率上, 由高稳定度的晶体振荡器来实现, 同步误差的提取由算法来完成,误差信号不再反馈到模拟部分去控制压控振荡器, 而是自我调整控制, 从已接收信号的采样序列中得到正确的数据点。在项目中，具体采用的同步模块如图2.6所示，它由匹配滤波器，数字采样器，时钟误差提取，环路滤波器以及控制器组成。从图中可以看出：I，Q两路信号经过匹配滤波器后，每个符号内有八个采样点，通过数字采样器后，每个符号内有一个采样点，再进行时钟误差提取，得到的误差信号经过环路滤波器后送给NCO，最后控制数字采样器完成同步。
数字解调器中的载波恢复方法很多，主要分为非判决反馈载波恢复和判决反馈载波恢复[2]。非判决反馈载波恢复方法主要有平方环、科斯塔斯(Costas)环等。由于判决反馈载波恢复性能优于非判决反馈载波恢复[3]，又由于 QAM 信号要求剩余载波相位要尽量小，所以在全数字解调器中采用判决反馈方法来进行载波恢复。全数字解调器将采样后的中频信号下变频为基带信号后可能仍存在载波相位误差，解调器需要消除这部分偏差。本文采用判决反馈载波恢复环来消除载波相位误差。
可控抽样器通过2位的控制信号输入端，可以前后调整采样点，这是实现符号同步的核心模块。当采样点向左偏移时，移位判决器反馈的控制信号使得采样器向右偏移，若采样点向右偏移，移位判决器反馈的控制信号使得采样器向左偏移，最终使采样器的输出为最佳采样点。
可控抽样器的结构如图4.6。可控抽样器的核心是一个8点的存储器、一个模8计数器和一个3位的可控地址寄存器。开始工作时，计数器计数同时将计数值作为存储器的地址存储输入的采样值，当计数器计数到8时，存储器根据当前的可控地址寄存器的值，在8个采样值中选取一个最佳采样点输出，送给后级计算误差。控制信号平时为00，当误差达到一定门限后，移位判决器输出01或11(值取决于误差的正负),控制信号变为01或11，此时会改变可控地址寄存器的值，从而改变最佳采样点的位置。
