UART是通用异步收发传输器（Universal Asynchronous Receiver/Transmitter)，通常称作UART
它是一种电平标准，通常，这样的一个电平标准采用的工业上面的接口是DB-25或者DB-9. 但是最终经过长时间的一段时间的演变：
我们最终只用三根线：RX TX GND
RS232 中的电平标准： RS-232-C 中任何一条信号线的电压均为负逻辑关系。即：逻辑"1"，-5- -15V；逻辑"0 " +5- +15V 。
它与uart 的关系后面说，以免误导
485采用了差分的信号传输的方式
—理解差分的概念— 就是对于一个高电平或者低电平，用两根线之间的电平的差值来决定。
电平标准：逻辑“1”以两线间的电压差为+(26)V表示；逻辑“0”以两线间的电压差为-(26)V表示
RS-232： 采用负逻辑：1： -（5V-15V）。0：5V-15V RS-485：采用正逻辑：1：2V-6V 0: -(2V-6V）
uart:板级协议常用的是ttl电平，0V。3.3V以上是1
他俩经常一起说，uart协议可以用rs232来传输 （1）以往以当会采用232转换ttl 芯片，来实现uart 协议与板级协议进行数据传输。 （2）但是，通常我们板级的接口已经不采用直接用232的电平的传输的方案了。采用usb（5V）+ch340 这样可以转成板级常用的ttl电平。这样使用
首先串口，应当是指串行接口，而uart是串行传输的所以，也就经常这样使用了。
参考： https://zhuanlan.zhihu.com/p/94470041
LVDS（Low-Voltage Differential Signaling ,低电压差分信号）是美国国家半导体（National Semiconductor, NS，现TI）于1994年提出的一种信号传输模式的电平标准，它采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射等优点，已经被广泛应用于串行高速数据通讯场合当，如高速背板、电缆和板到板数据传输与时钟分配，以及单个PCB内的通信链路。
通过正负350mV的电位差变化，这样的差分，其抗干扰能力好。
同时，通过控制差动桥来决定输出的0/1 电平
**差分信号的第一个好处是，**因为你在控制「基准」电压，所以能够很容易地识别小信号。在一个参考地做「0 V」基准的单端信号传输系统里，测量信号的精确值依赖系统内「0 V」的一致性。信号源和信号接收器距离越远，他们局部地的电压值之间有差异的可能性就越大。从差分信号恢复的信号值在很大程度上与「地」的精确值无关，而在某一范围内便可。
差分信号的第二个主要好处是，它对外部电磁干扰(EMI)是高度免疫的。一个干扰源几乎相同程度地影响差分信号对的每一端。既然电压差异决定信号值，这样将忽视在两个导体上出现的任何同样干扰。除了对干扰不大灵敏外，差分信号比单端信号生成的EMI还要少。
**差分信号提供的第三个好处是，**在一个单电源系统，能够从容精确地处理「双极信号」。为了处理单端，单电源系统的双极信号，我们必须在地和电源干线之间某任意电压处(通常是中点)建立一个虚地。用高于虚地的电压来表示正极信号，低于虚地的电压来表示负极信号。接下来，必须把虚地正确地分布到整个系统里。而对于差分信号，不需要这样一个虚地，这就使我们处理和传播双极信号有一个高真度，而无须依赖虚地的稳定性。
随着集成电路的发展和对更高数据速率的要求，低压供电成为急需。降低供电电压不仅减少了高密度集成电路的功率消耗，而且减少了芯片内部的散热，有助于提高集成度。LVDS减少供电电压和逻辑电压摆幅，降低了功耗。
通信速度高达1 Gbps或以上 电磁辐射更低 抗扰度更高 低功耗工作 共模范围允许高达±1V的接地失调差额
请参考我的其他文章：https://blog.csdn.net/weixin_42066185/article/details/108102213
我最新的参考： https://blog.csdn.net/qq_27745395/article/details/76687175
我贴过来大佬的解释：十分清楚； 深入理解 TTL 与 CMOS 异同
TTL集成电路的主要型式为晶体管-晶体管逻辑门(Transistor-Transistor Logic gate)，TTL采用5V电源。
输出高电平Uoh和输出低电平Uol Uoh≥2.4V, Uol≤0.4V 在室温下，一般输出高电平为3.5V 输入高电平Uih和输入低电平Uil Uih≥2.0V, Uol≤0.8V 噪声容限0.4V 噪声容限计算：噪声容限=min{高电平噪声容限，低电平噪声容限} 高电平噪声容限=最小输出高电平电压-最小输入高电平电压 低电平噪声容限=最大输入低电平电压-最大输出低电平电压
CMOS电路是电压控制器件，输入电阻极大，对于干扰信号十分敏感，因此不用的输入端不应开路，接到地或者电源上。CMOS电路的优点是噪声容限较宽，静态功耗很小。CMOS采用5~15V电源, 另外, 只有 4000 系列的 CMOS 器件可以工作在15V电源下, 74HC, 74HCT 等都只能工作在 5V电源下, 现在已经有工作在 3V和 2.5V电源下的 CMOS 逻辑电路芯片了.
输出高电平Uoh和输出低电平Uol Uoh≈VCC, Uol≈GND 输入高电平Uih和输入低电平Uil Uih≥0.7VCC, Uol≤0.2VCC (VCC为电源电压，GND为地) 从上面可以看出: 在同样5V电源电压情况下，COMS电路可以直接驱动TTL，因为CMOS的输出高电平VCC=5V大于2.0V,输出低电平GND=0V小于0.8V;而TTL电路则不能直接驱动CMOS电路，TTL的输出高电平为大于2.4V，如果落在2.4V～3.5V之间，则CMOS电路就不能检测到高电平，低电平小于0.4V满足要求，所以在TTL电路驱动COMS电路时需要加上拉电阻。如果出现不同电压电源的情况，也可以通过上面的方法进行判断
TTL电路是电流控制器件，而CMOS电路是电压控制器件。
TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。COMS电路的速度慢，传输延迟时间长(25-50ns),但功耗低。COMS电路本身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，这是正常现象。
COMS电路的使用注意事项
COMS电路时电压控制器件，它的输入总抗很大，对干扰信号的捕捉能力很强。所以，不用的管脚不要悬空，要接上拉电阻或者下拉电阻，给它一个恒定的电平。输入端接低内阻的信号源时，要在输入端和信号源之间要串联限流电阻，使输入的电流限制在1mA之内。当接长信号传输线时，在COMS电路端接匹配电阻。当输入端接大电容时，应该在输入端和电容间接保护电阻。电阻值为R=V0/1mA.V0是外界电容上的电压。COMS的输入电流超过1mA，就有可能烧坏COMS。 TTL门电路中输入端负载特性(输入端带电阻特殊情况的处理)： 1)悬空时相当于输入端接高电平。因为这时可以看作是输入端接一个无穷大的电阻。 2)在门电路输入端串联10K电阻后再输入低电平，输入端出呈现的是高电平而不是低电平。因为由TTL门电路的输入端负载特性可知，只有在输入端接的串联电阻小于910欧 时，它输入来的低电平信号才能被门电路识别出来，串联电阻再大的话输入端就一直呈现高电平。这个一定要注意。COMS门电路就不用考虑这些了。OC（Open Collector）门，即集电极开路门电路(Open Collector)，OD(Open Drain)门，即漏极开路门电路，必须外界上拉电阻和电源才能将开关电平作为高低电平用。
TTL电路有集电极开路OC门，MOS管也有和集电极对应的漏极开路的OD门，它的输出就叫做开漏输出。OC门在截止时有漏电流输出，那就是漏电流，为什么有漏电流呢?那是因为当三极管截止的时候，它的基极电流约等于0，但是并不是真正的为0，经过三极管的集电极的电流也就不是真正的 0，而是约0。而这个就是漏电流。
开漏输出：OC门的输出就是开漏输出;OD门的输出也是开漏输出。它可以吸收很大的电流，但是不能向外输出的电流。所以，为了能输入和输出电流，它使用的时候要跟电源和上拉电阻一齐用。OD门一般作为输出缓冲/驱动器、电平转换器以及满足吸收大负载电流的需要。
为什么引入OC门? 实际使用中,有时需要两个或两个以上与非门的输出端连接在同一条导线上，将这些与非门上的数据(状态电平)用同一条导线输送出去。因此，需要一种新的与非门电路–OC门来实现“线与逻辑”。
要了解逻辑电平的内容，首先要知道以下几个概念的含义：
输入高电平(Vih)：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。 输入低电平(Vil)：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。 输出高电平(Voh)：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh。 输出低电平(Vol)：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。 阀值电平(Vt)：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输 出，则必须要求输入高电平> Vih，输入低电平 对于一般的逻辑电平，以上参数的关系如下：Voh > Vih > Vt > Vil > Vol
