1 引言
顶层模块的输入输出包括那些？顶层模块的输入，是所有底层模块的输入的总和。顶层模块的输出，是所有底层模块的总和。
那么，问题来了。
1）顶层包括哪些模块？
2）顶层包括哪些IP核？
3）顶层如何调用子模块？
2 通用顶层
FPGA通用顶层模块有：
1）时钟模块
时钟模块主要是PLL IP核。
2)调试模块
调试模块主要是调试 IP核和调试子模块（自己编写的调试模块）。
3)用户子模块1 。 。 。 3)用户子模块N
用户子模块主要是用户子模块功能，例如串口、网口等。
3 结束语
希望对你有帮助，如果遇到问题，可以一起沟通讨论，邮箱：jhqwy888@163.com。
