下面是相关代码，先是定义了几个端口，ram的读写地址和写/读数据端口，输入的ram_rd_data是没用到的。 上面的代码实现了使能判断，记了个数。 下面的代码实现在前32个时钟周期内将写的数据output到RAM里面，后32个周期内将读写的地址output到RAM里，就是简单的累加运算。 输出的是
这里有一个问题： 这里没有read的代码，如何read？（不需要写？本身就可以直接读） 如何断定output的地址写入的就是要写信号的值，它之间如何挂钩？（自带属性） 可以发现，这里的连线情况，也就回答了上面的两个问题。
讲一下SignalTap II
打开后如下： 右键add notes，右上角进行scan，按箭头方向进行编译。 开发板没在身边，演示不了。下面是更多功能的仿真： 特定的时钟进行采样。 采样第21个周期的信号 PLL核用于对内部时钟频率的控制。
控制输出的频率（100MHZ，10MHZ） 对应的端口输出不同的时钟频率 提高采样的频率 IP核就是已经设计好的内部功能模块，方便调用和使用
写信号： 读信号：
